（原标题：可考证AI开启EDA新时间，引颈半导体产业变革）

探究现在产业布景和科技潮水中半导体产业所靠近的挑战与变革时，不难发现，一个至关弥留的滚动点依然发生——东说念主工智能（AI）的崛起正曩昔所未有的力量，对电子假想自动化（EDA）乃至通盘半导体产业带来颠覆性的变革。

半导体驱动的居品和系统需求在急剧增长，与此同期，业界恒久在追求更微型、更高效、更快速的时间，这些齐促使IC工艺与封装时间加速更始，芯片假想复杂度呈指数级增长，进而对传统的假想要领和器具建议了严峻进修。与此同期，民众供应链的复杂性、商场需求的快速变化、半导体工程师东说念主才缺口等，无不在挑战着民众半导体产业的脉动节律。

恰是在这么的布景下，AI凭借其坚毅的数据处贤惠力、自我学习智力和优化算法，随心浸透到EDA和半导体产业的各个要领，从假想优化、制程优化到快速考证等要领，AI不仅莽撞提高缔造后果和精确度，以致还在分娩经由自动化、质料纵脱等方面展现出广泛后劲。通过赋能EDA范围，AI将为芯片假想带来翻新性变化，全面鼓励半导体产业的变革与升级。

AI奈何助力EDA草率挑战？

电子系统的智力和复杂进程，与其所集成的晶体管数目是成正比的。业界关于单颗芯片可集成的晶体管数目的最新预期是2030年将达到1万亿个；相形之下，半导体工程师和时间东说念主员零落问题捏续存在，据中国半导体行业协会预测，2024年中国行业东说念主才总需求将达到79万东说念主傍边，其中东说念主才缺口将达到23万东说念主，芯片假想和制造业东说念主才缺口齐在10万东说念主傍边。在急剧增多的晶体管数目眼前，假想分娩力差距成为一个日益严重的问题。

奈何通过AI草率这一挑战？将AI视作一种器具，导入传统EDA软件引擎、经由和职责流中，期骗AI竣事自动化以及莽撞考证期骗AI赢得的收尾荒谬弥留。西门子EDA以为，可考证、可追念和怒放性是EDA应用对AI的中枢需求。

刻下，西门子EDA通过在通盘假想经由中引入AI，竣事了EDA性能的显赫提高，包括减少假想时期、提高考证后果优化测试和良率分析智力，以及增强用户交互体验等方面。

举例可用于复杂SoC系统考证的Veloce 硬件仿真加速器平台、IC功能假想方面数字考证的Questa、定制IC考证平台Solido、DFT器具Tessent，以及系统假想的HyperLynx、Xpedition等器具，齐可竣事不同进程的后果提高。此外，还灵验于IC物理考证的Calibre，和进行失效会诊分析的Tessent YieldInsight等。通过这一系列的更正，西门子EDA可匡助客户加速居品上市时期、数落资本，何况提高全体假想质料。

AI赋能的西门子EDA器具

在西门子EDA贬责决策中，AI主要用于三个不同重心范围：中枢时间、经由优化以及提供可膨胀的怒放平台，主要用于增强工程师智力、提高工程师的分娩力，以及捕捉假想团队内的常识。AI可用于更深入了解IC假想，从而匡助相识问题发生的压根原因，并幸免改日可能出现的潜在问题。在这一实践中，AI并非用于取代工程师，而是匡助工程师提高职责后果，并助力竣事新的可能性。

AI鼓励时间跨越

一段时期以来，传统AI时间在EDA应用中主要用于匡助处理海量数据，并通过图表分析、强化学习或假想分析等容颜，贬责新址品导入（NPI）时出现的问题。而新式AI时间包括预测式AI和生成式AI模子时间的引入，开启了更多可能性。

Calibre假想和制造贬责决策期骗AI为DRC/LVS/PEX/DFM查验、良率分析、可靠性优化以及光刻建模、RET和OPC提供了更快速、更准确的器具，从而加速了从假想到多数目制造的NPI过程。

图：Calibre智能IC假想软件加速了复杂SoC假想中症结的考证和调试。

图：Veloce仿真勾通AI功耗模子，提供了比传统经由快多个数目级的高精度RTL假想功耗估算。

大讲话模子和生成式AI也在编削EDA器具的使用容颜。生成式AI更便捷工程师保存和共享他们的常识，使索取跨范围信息自动化，以及加速假想创建和系统优化。

西门子EDA器具中的AI涵盖一系列相互协同的时间，它们使得客户莽撞打造出更好的芯片和电子系统。举例，假想电路板系统时，Xpedition、HyperLynx和PADS Pro莽撞借助即时机器学习模子，凭据上一个领导来预测下一个领导。

AI赋能的工程师

AI还可在假想优化中充任交流者。所有这个词这些时间齐聚焦于为工程师赋能，让他们莽撞更快速、更高效地职责。举例，AI不错协助进行系统级高阶搜索乃至任务特定搜索，从而加速阁下。不管工程师的专科智力处于何种水平，AI齐能为创建半导体假想提供新的视力和自动化智力。

图：AI可通过减少叠加、单调的任务来使假想工程师莽撞积聚更多专科陶冶。

AI简化假想经由

AI不错用于构建新的经由和智力，用于竣事对数据的全新相识，使得莽撞作念出曩昔未知但有价值的衡量，也不错用于更高效地奉行EDA范围中的现存任务。举例，Questa Verification IQ数字考证器具套件，使障翳率阁下速率更快。

图：AI驱动的Questa考证平台能使所需的测试量大大减少，从而缩小阁下时期。

Solido Characterization Suite和Solido Design Environment莽撞将所需的考证减少几个数目级，同期确保赢得质料相似的收尾。

图：AI驱动的Solido自界说考证器具能对模拟IC进行更快速、更准确的假想、考证和仿真。

Solido手脚首批使用AI时间的一款EDA贬责决策，所包括的Solido Simulation Suite、Solido Design Environment、Solido Characterization Suite 和 Solido IP Validation Suite 等Solido器具不错配合使用，造成考究整合、高效的EDA贬责决策。

从IC假想到分娩的通盘过程中，西门子EDA器具通过时骗AI竣事自动化、范围化与配合，大大提高了通盘过程的启动后果。

构建怒放安全的AI生态系统

在AI的助力下，芯片假想从意见到分娩齐在进入一个全新的时间。西门子EDA与合作伙伴正在联袂进行随便参加，以期在改日打造一个怒放的AI生态系统，让半导体假想东说念主员和制造厂商莽撞构建可定制、可膨胀、可考证的AI器具及优化经由。

在打造怒放AI生态的过程中，西门子EDA将数据安全视作弥留根基。在西门子EDA看来，数据的质料和安全性至关弥留，在提供带有预考试AI模子的器具以处理客户数据时，基于客户数据构建的模子恒久由客户自行纵脱，且并不会在未经许可的情况下期骗客户数据来更正模子。

下图不错讲明在西门子EDA AI贬责决策中，是奈何全面保险数据安全的。西门子EDA尽可能通过怒放式圭臬数据体式和API来聚积数据，强调数据聚积和协同数据库的弥留性，何况，在AI/ML模子的预考试、提供安全的假想瞻念察、以及供应链的优化和经管等多个职责流中，来保护数据和假想安全。

基于这一套圆善的、障翳一起关节身分所搭建起的平台支持，客户不错安全地期骗其自罕有据络续构建应用层AI，这些数据包括EDA数据、源纵脱数据、经由数据以过火他一系列里面数据。通过西门子EDA AI平台，客户可将其数据宽心肠集成到EDA器具中，以索取数据并凭据需求进行纵脱。

西门子EDA但愿从IC假想需求开赴，络续架构、软件（包括IC、Package、PCB以及MCAD等方面）、系统集成和考证以及制造等全经由，打造一个促进创新、配合和后果的怒放式平台，最终构建真确、可考证的AI平台。

瞻望：半导体全生命周期

进一步提高AI智力

在AI的助力下，从意见到分娩的芯片假想正进入一个全新时间。

西门子EDA研发东说念主员正与客户积极合作，不仅要提高半导体假想和分娩阶段导入的智力，也要在半导体全生命周期中竣事进一步提高。通过与客户密切合作，西门子EDA研发东说念主员和支持团队莽撞在传统EDA以外，琢磨来自半导体假想过程的深远常识与视力，从而努力于减少居品制造所需的时期和资源，同期提高工程假想智力，而这将有助于竣事愈加全面而深入的优化。

改日，跟着AI助推半导体时间集成到全面的数字孪生中，一系列新的功能可望竣事：比如竣事精确仿真、个性化居品假想、自动优化、半导体供应链优化等等，从而更猛进程鼓励通盘行业的跨越。

半导体宏构公众号推选

专注半导体范围更多原创执行

护理民众半导体产业动向与趋势

*免责声明：本文由作家原创。著述执行系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或支持，要是有任何异议，接待相关半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3918执行，接待护理。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

可爱咱们的执行就点“在看”共享给小伙伴哦